HLx を用いて、SDx 開発環境に最適で再利用可能な All Programmable システム プラットフォームを構築


ザイリンクス社 (本社 : 米国カリフォルニア州サンノゼ、NASDAQ : XLNX) は 12 月 1 日 (米国時間)、Vivado(R) Design Suite HLx Edition を発表した。これにより、All Programmable SoC や FPGA の設計と、再利用可能なプラットフォームの構築において、非常に高い生産性を実現できるようになる。これらの新しい HLx Edition には、HL System Edition、HL Design Edition、および、無償版のHL WebPACK™ Edition がある。すべての HLx Edition に C/C++ ライブラリを含む Vivado 高位合成 (HLS)、Vivado IP インテグレーター (IPI)、LogicCORE™ IP サブシステムおよび完全な Vivado 実装ツール スイートが含まれ、ユーザーは最も生産的で高度な C および IP ベースのデザイン フローをすぐに採用できる。新しい UltraFast™ 高生産性設計手法ガイドと組み合わせることで、ユーザーは従来の手法と比較して 10 ～ 15 倍の生産性を実現できる。既に Vivado Design Suite を使用しているユーザーは無償で HLx Edition にアップグレード可能である。

再利用可能なプラットフォームの構築およびプログラミングにおけるきわめて高い生産性
この 3 年間、ザイリンクスを活用する最先端の顧客は C および IP ベースのデザイン テクノロジおよびメソドロジを向上および成熟させてきた。これらの点は HLx Edition に反映され、生産性を 10 ～ 15 倍にも高めることが可能になる。このような高い生産性を実現するために、顧客は、1) C ベースの設計と、再利用の最適化、2) IP サブシステムの再利用、3) 統合の自動化、4) 設計完了の加速、といった手法を全面的、または部分的に採用してきた。

従来の RTL ベースの設計では、設計作業の大部分がバックエンド プロセスに費やされてきた。C および IP ベースの設計では、非常に優れた設計再利用性による迅速な設計、より良いマイクロ アーキテクチャー構築の為の短期間でのデザインの変更、エラーの起きやすい手作業での C から RTL への変換に対する代替手法の提供、C および RTL ベースの IP を統合する際の時間とエラーの排除、検証時間の大幅な短縮を実現する。高度な抽象化により、顧客は従来と同等、または、より優れた設計品質 (性能、消費電力、リソース使用率) を短時間に実現できる。

このような高生産性のフローを実現するため、HLx Edition には Vivado HLS、Vivado IPI、LogicCORE IP サブシステムおよび完全な Vivado インプリメンテーションツール スイートを付属している。さらに、ザイリンクスおよびそのアライアンス エコシステムは、ビデオおよび画像処理用の “OpenCV”、先進運転支援システム (ADAS) やデータ センター アプリケーション用の “機械学習”など、固有の市場に合わせた C ライブラリの拡張を引き続き行う。ザイリンクスの新しい LogiCORE IP サブシステムは、最大 80 個の独立した IP コア、ソフトウェア ドライバー、デザイン サンプル、テスト ベンチを統合した、極めてコンフィギャラブルで市場特化型の構築ブロックである。新しい IP サブシステムは、イーサネット、PCIe(R)、ビデオ処理、イメージ センサー処理および ネットワーク (OTN) 開発に利用できる。これらの IP サブシステムは、AMBA(R) AXI 4 インターコネクト プロトコル、IEEE P1735 暗号化、IP-XACT などの業界標準に準拠しているため、ザイリンクスおよびザイリンクスのアライアンス メンバーの IP と相互運用可能で迅速に統合できる。

C ベースの IP と事前にパッケージ化された IP サブシステムは、Vivado IP インテグレーターを活用して短時間で組み合わせることができ、統合の自動化も行える。Vivado IPI での統合自動化により、デバイスとプラットフォームの自動認識や、キーIP インターフェイスのインテリジェントな自動接続を可能にするインタラクティブな環境、ワンクリックでの IP サブシステムの生成、リアルタイムでの DRC、インターフェイス変更の伝搬、強力なデバッグ機能も利用できる。ツールが対象プラットフォームを自動認識することにより、対象のボードに合わせて Zynq(R) SoC および MPSoC 処理システムに適切なペリフェラル、ドライバーおよびメモリ マップを事前構成することが可能になる。これにより設計チームはARM(R) プロセッシング システムおよび高性能 FPGA ロジックを対象としたソフトウェアとハードウェア両方の IP を迅速に識別し、再利用、統合できるようになる。

ザイリンクスのデザイン メソドロジ マーケティング担当シニア ディレクタであるトム ファイスト (Tom Feist) は、「HLx Edition は、再利用可能な All Programmable プラットフォームを構築、プログラミングするためのフレームワークを提供します。ザイリンクスのすべての Vivado パッケージで高度なツール、IP、UltraFast デザイン メソドロジを提供することで、我々の顧客は、それぞれに差別化する為の価値に集中でき、より優れた設計を短時間に完成できるようになります」と述べている。

HLx を用いて SDx 開発環境のための最適なプラットフォームを構築
HLx によって、ハードウェア エンジニアは All Programmable プラットフォームを短時間で構築し、簡単にプログラミングできるようになる。これにより、ソフトウェアおよびシステム エンジニア向けに個別にカスタマイズした SDx 開発環境 (SDSoC™、SDAccel™、SDNet™) を提供することができる。HLx で構築したプラットフォーム上で、SDx ファミリを用いて C、C++、OpenCL およびパケット処理向けの P4 言語などを組み合わせて設計することで、ソフトウェア定義での設計が可能になる。HLx および SDx は、ザイリンクスの新世代の設計環境ソリューションを代表するものであり、Zynq SoC、MPSoC、ASIC クラス FPGA、3D IC を含む新世代の All Programmable デバイスを用いてよりスマートで、つながって、差別化されたシステムを開発できる。

供給体制
Vivado Design Suite HLx Edition は現在、Vivado Design Suite の 2015.4 リリースでアップグレードが可能であり、ザイリンクス 7 シリーズ、UltraScale™、UltraScale+™ デバイスをサポートしている。最新のリリースは japan.xilinx.com/download からダウンロード可能である。詳細については、Vivado QuickTake ビデオをご覧いただき、また、トレーニングに申し込み、Vivado Design Suite 用の UltraFast 設計手法ガイドおよび 新しい Vivado Design Suite 用の UltraFast 高生産性設計手法ガイドのメリットを活用されたい。

ザイリンクスについて
ザイリンクスは、All Programmable FPGA、SoC、MPSoC、3D IC の世界的なリーディング プロバイダーである。ソフトウェア定義でハードウェアが最適化されたアプリケーションを可能にすることによって、クラウド コンピューティング、SDN/NFV、ビデオ / ビジョン、インダストリアル IoT および 5G ワイヤレスなどの分野に飛躍的進歩をもたらす。詳しい情報は、ウェブサイト japan.xilinx.com で公開している。

※ザイリンクスの名称およびロゴ、Artix、ISE、Kintex、Spartan、Virtex、Vivado、Zynq、その他本プレスリリースに記載のブランド名は米国およびその他各国のザイリンクスの登録商標または商標です。OpenCL および OpenCL ロゴは、Apple Inc. の商標であり、Khronos の使用許諾を受けて使用しています。PCI、PCIe、PCI Express は PCI-SIG の商標であり、同社の許可のもとで使用されています。AMBA は EU およびその他各国の ARM の登録商標です。その他すべての名称は、それぞれの所有者に帰属します。

■ 下記のザイリンクス株式会社ウェブサイトもご参照ください。
・トップページ :
http://japan.xilinx.com/index.htm
・プレスリリース (日本語) :
（2020年8月12日時点でページが存在しないためリンクを削除しました）
・このリリースの全文は次の URL を参照のこと :
（2020年8月12日時点でページが存在しないためリンクを削除しました）